Turbo乘積碼譯碼技術(shù)的研究與實(shí)現(xiàn).pdf

1、信道編碼技術(shù)是數(shù)字通信系統(tǒng)中的關(guān)鍵技術(shù)之一，它已成為現(xiàn)代通信學(xué)科中最重要的分支之一。人們一直致力于尋找一種性能接近香農(nóng)極限，并且譯碼復(fù)雜度較低的編碼方案。1994年，Pyndiah等人提出了Turbo乘積碼(TPC)，它繼承了Turbo碼在性能上接近香農(nóng)極限的優(yōu)點(diǎn)，而且譯碼復(fù)雜度比Turbo碼低，近年來(lái)已逐漸成為信道編碼領(lǐng)域的研究熱點(diǎn)。
　　本文首先介紹了Turbo乘積碼的構(gòu)造以及編譯碼原理，然后重點(diǎn)研究了Turbo乘積碼的硬判決

2、和軟判決譯碼算法，對(duì)基于Chase算法的軟判決迭代譯碼算法進(jìn)行了改進(jìn)。在Matlab2008環(huán)境下對(duì)改進(jìn)前后的譯碼算法進(jìn)行了仿真驗(yàn)證，并對(duì)仿真結(jié)果進(jìn)行了分析和比較，得出各種譯碼算法的優(yōu)缺點(diǎn)。仿真結(jié)果表明，改進(jìn)后的譯碼算法比原始譯碼算法在性能上有所提高。同時(shí)對(duì)各種影響Turbo乘積碼性能的因素也進(jìn)行了仿真，并對(duì)仿真結(jié)果做了對(duì)比和分析。
　　在Matlab仿真的基礎(chǔ)上，提出了Turbo乘積碼的FPGA設(shè)計(jì)方案，并詳盡闡述了用FPGA實(shí)

3、現(xiàn)TPC碼譯碼的整體設(shè)計(jì)方案、實(shí)現(xiàn)流程和各個(gè)模塊的具體實(shí)現(xiàn)方法。子碼采用了加一位奇偶校驗(yàn)位的(54，47)截短BCH碼。在FPGA設(shè)計(jì)時(shí)，采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)劃分為若干子模塊，使系統(tǒng)的設(shè)計(jì)更加靈活。在ISE9.2環(huán)境下，以Xilinx公司的spartan-3系列中的xc3s4000-4FG676芯片為目標(biāo)芯片，采用Verilog硬件描述語(yǔ)言完成了TPC譯碼器的設(shè)計(jì)、綜合，并在Modelsim10.0C環(huán)境下進(jìn)行了時(shí)序仿真。仿真