流水線ADC的BLMS數字校準算法研究及實現.pdf

1、隨著半導體工藝的發(fā)展，流水線ADC的設計正向全數字結構的校準方向發(fā)展，因此使得功耗、誤差估計、設計難度、芯片面積等有了很大的改善。尤其是在亞微米級、深亞微米級和納米級的CMOS工藝下，可以采用大規(guī)模的數字校準技術，使得模擬電路的性能要求和設計難度大大降低。因此，目前在很多流水線ADC設計中，大多都引入了數字校準技術，并且這種趨勢會在今后會更加明顯。
　　首先，分析了流水線ADC的結構，總結了ADC的性能指標，對非理想因素建立了誤差

2、模型，包括比較器失調誤差、子DAC誤差、ADC失調誤差、運放增益誤差、運放非線性誤差。然后，根據近十年來的國內外研究成果，總結了流水線ADC的數字校準技術，并將其分類為五大類：碼域均衡、分裂法、跳補法、離線法和PN注入，并分別對每種技術做出了優(yōu)缺點分析。
　　同時，本文還研究了一種BLMS的數字校準算法，該校準技術能夠在后臺模式下，自適應的校準流水線ADC的線性和非線性誤差。結合一個200MS/s的流水線ADC，仿真結果顯示，在輸