24位高精度數(shù)據(jù)采集課程設(shè)計(jì)

1、<p>　　24位高精度數(shù)據(jù)采集課程設(shè)計(jì)</p><p>　　指導(dǎo)老師: </p><p>　　姓名： </p><p>　　班級(jí)： </p><p>　　學(xué)號(hào): </p><p>　　日期:2011年1月

2、 5日</p><p>　　24位高精度數(shù)據(jù)采集設(shè)計(jì)</p><p><b>　　一、課程設(shè)計(jì)內(nèi)容</b></p><p>　　采用AD7710+MCU的方案設(shè)計(jì)出一個(gè)24位高精度數(shù)據(jù)采集系統(tǒng)并能通過串口將數(shù)據(jù)傳輸給PC機(jī)。</p><p><b>　　二、課程設(shè)計(jì)目的</b></p>

3、<p>　　1、熟悉利用圖書館和網(wǎng)絡(luò)資源查閱資料。</p><p>　　2、學(xué)習(xí)24位高精度數(shù)據(jù)采集設(shè)計(jì)的方法。</p><p>　　3、通過此課程設(shè)計(jì)進(jìn)一步的了解、掌握、和熟悉單片機(jī)開發(fā)的使用方法及匯編或者C語言的編程方法。</p><p>　　4、會(huì)將設(shè)計(jì)代碼下載到8051芯片內(nèi)部，并通過使用硬件設(shè)備驗(yàn)證設(shè)計(jì)的正確性。</p><

4、p>　　5、學(xué)會(huì)制作電路板。</p><p>　　三、課程設(shè)計(jì)背景介紹</p><p>　　隨著計(jì)算機(jī)技術(shù)的快速發(fā)展和普及，數(shù)據(jù)采集系統(tǒng)也迅速得到應(yīng)用。在科學(xué)研究中，應(yīng)用數(shù)據(jù)采集系統(tǒng)可獲得大量的動(dòng)態(tài)信息，是研究瞬間物理過程的有力工具，也是獲取科學(xué)奧秘的重要手段之一。數(shù)據(jù)采集技術(shù)是一項(xiàng)基本的實(shí)用性技術(shù)，它被廣泛應(yīng)用于圖像處理、振動(dòng)測(cè)試、語音信號(hào)分析和瞬態(tài)信號(hào)分析等眾多領(lǐng)域。目前不同性能

5、指標(biāo)的通用或?qū)Ｓ玫臄?shù)據(jù)采集系統(tǒng)，在各種領(lǐng)域中隨處可見。</p><p>　　數(shù)據(jù)采集系統(tǒng)從廣義上講是一個(gè)數(shù)據(jù)信號(hào)收集裝置、能夠?qū)⒈皇占男畔ⅲ娦盘?hào)）轉(zhuǎn)換為一種統(tǒng)一標(biāo)準(zhǔn)格式的信號(hào)，然后進(jìn)行存儲(chǔ)、處理、交換（甚至用于控制某個(gè)執(zhí)行機(jī)構(gòu)）。被收集的數(shù)據(jù)信號(hào)通常是電學(xué)量，如電壓、電流等，對(duì)其他物理量（如溫度、壓力等）的采集則是通過一種叫傳感器的裝置進(jìn)行交換，使之成為電學(xué)量。信號(hào)的類型可以是模擬量、頻率量、脈沖量、開關(guān)量等

6、。</p><p>　　高精度數(shù)據(jù)采集系統(tǒng)比一般數(shù)據(jù)采集系統(tǒng)要復(fù)雜得多，需要考慮的因素比較多，不同技術(shù)指標(biāo)之間往往湖湘影響、制約，是一個(gè)復(fù)雜的系統(tǒng)工程，需要用系統(tǒng)的思想來綜合考慮。綜合起來，其基本要點(diǎn)一般有以下幾個(gè)大的方面：</p><p>　　A、對(duì)應(yīng)用環(huán)境的深入調(diào)研</p><p><b>　　B、設(shè)計(jì)模擬通道</b></p>

7、<p>　　C、AD轉(zhuǎn)換器件和電壓基準(zhǔn)源的選擇哪個(gè)</p><p>　　D、系統(tǒng)控制及電路結(jié)構(gòu)設(shè)計(jì)考慮</p><p>　　E、數(shù)據(jù)存儲(chǔ)于數(shù)據(jù)通信問題</p><p>　　F、可靠性及低功耗問題的考慮</p><p>　　四、AD7710簡介</p><p>　　4．1、AD7710工作原理</p&g

8、t;<p>　　AD7710以一定的速率對(duì)模擬輸入信號(hào)連續(xù)采樣，采樣速率受系統(tǒng)時(shí)鐘的控制。采樣信號(hào)經(jīng)PGA放大，使其輸出電平滿足電荷平衡ADC的要求，然后轉(zhuǎn)換成數(shù)字脈沖序列。該序列經(jīng)數(shù)字濾波器處理后，以內(nèi)部數(shù)字濾波器的一階陷波頻率確定的速率更新輸出寄存器的數(shù)據(jù)。寄存器中的數(shù)據(jù)可以從雙向串口隨機(jī)讀出。 </p><p>　　4．2、AD7710管腳圖及管腳說明</p><p>

9、　　AD7710提供多種封裝形式，其中24腳雙排直插封裝的引腳排列如下：</p><p>　　圖1 AD7710管腳圖</p><p>　　其中各個(gè)管腳功能描述如下表：</p><p>　　SCLK：串口輸人／輸出時(shí)鐘引腳。當(dāng)MODE引腳接高電平時(shí)，SCLK輸出串行時(shí)鐘脈沖，器件工作在內(nèi)部時(shí)鐘模式；當(dāng)MODE引腳接低電平時(shí)，SCLK作為輸入引腳使用，器件工作在外部

10、時(shí)鐘模式。</p><p>　　MCLKIN，MCLKOUT：系統(tǒng)時(shí)鐘信號(hào)。引腳分別接晶振的兩端即可產(chǎn)生內(nèi)部系統(tǒng)時(shí)鐘。</p><p>　　A0：地址輸入。低電平時(shí)，可以對(duì)控制寄存器進(jìn)行讀寫操作；高電平時(shí)，可以對(duì)數(shù)據(jù)寄存器或校準(zhǔn)寄存器進(jìn)行讀寫操作。</p><p>　　/SYNC：同步信號(hào)。用于多個(gè)AD7710時(shí)的內(nèi)部數(shù)字濾波器的同步。</p><

11、;p>　　MODE：模式選擇。高電平時(shí)，處于內(nèi)部時(shí)鐘模式；低電平時(shí)，處于外部時(shí)鐘模式。</p><p>　　ANl(+)，ANl(一)，AN2(+)，AN2(一)：雙通道差分輸入引腳。</p><p>　　Vss：模擬電壓源負(fù)端。單電源工作時(shí)，與AGND引腳短接。</p><p>　　AVdd：模擬電壓源正端。</p><p>　　Vb

12、ias：偏置電壓輸入引腳。</p><p>　　REFIN(+)，REFIN(一)：參考電壓的正負(fù)輸入引腳。</p><p>　　REF OUT：內(nèi)部參考電壓的輸出引腳。</p><p>　　Iout：補(bǔ)償電流輸出引腳，可以通過控制寄存器關(guān)斷或開啟。</p><p><b>　　AGND：模擬地。</b></p&g

13、t;<p>　　/TFS：發(fā)送幀同步信號(hào)，低電平有效。</p><p>　　/RFS：接收幀同步信號(hào)，低電平有效。</p><p>　　/DRDY：數(shù)據(jù)輸出狀態(tài)引腳。引腳輸出的信號(hào)由高變低時(shí)，表明數(shù)據(jù)轉(zhuǎn)換已經(jīng)結(jié)束，等待輸出。</p><p>　　SDATA：數(shù)據(jù)輸入／輸出引腳，引腳功能受TFS和</p><p>　　DVdd：數(shù)

14、字電壓源正端，接+5V。</p><p><b>　　DGND：數(shù)字地。</b></p><p>　　4．3、AD7710控制寄存器</p><p>　　AD77l芯片內(nèi)部有三個(gè)24位的寄存器，它們是命令控制寄存器、數(shù)據(jù)寄存器和校驗(yàn)寄存器。命令控制寄存器控制AD7710的濾波轉(zhuǎn)折點(diǎn)、輸入增益、通道選擇、信號(hào)極性、校驗(yàn)方式、電源方式等參數(shù)的設(shè)置。

15、校驗(yàn)奇存器得到AD7710的自校驗(yàn)結(jié)果。讀寫AD7710芯片寄存器由引腳A0的輸入電平?jīng)Q定，當(dāng)A0輸人為低電平時(shí)，讀寫命令控制寄存器，否則讀取數(shù)據(jù)寄存器和校驗(yàn)寄存器的結(jié)果。AD7710的命令控制寄存器控制字如下表：</p><p>　　其中MD2，MD1，MD0為操作方式控制位，其含義如下表所示：</p><p>　　表1 MD2，MD1，MD0位含義</p><p

16、>　　G2．G1，G0為放大增益控制位，用于設(shè)置可編程增益放大器的增益因子。當(dāng)芯片初始復(fù)位后，G2=0，G1=0，GO=0，增益為1；G2，G1，G0與放大增益關(guān)系如下表：</p><p>　　表2 G2．C1．G0位含義</p><p>　　CH位決定物理通道的選擇，當(dāng)CH=0時(shí)選擇通道1，否則選擇通道2。</p><p>　　PD位為電源省電方式控制位

17、，當(dāng)PD=0為正常方式(缺省方式)，當(dāng)PD=1時(shí)，芯片進(jìn)入省電方式運(yùn)作。</p><p>　　WL位為輸出字長度控制位，控制AD轉(zhuǎn)換的輸出字節(jié)數(shù)。當(dāng)WL=0時(shí)輸出的AD結(jié)果位為16位，否則輸出的AD結(jié)果位為24位。 </p><p>　　IO位為輸出電流補(bǔ)償控制位，用于控制芯片20uA的補(bǔ)償電流(可用于溫度傳感器的冷端補(bǔ)償)。當(dāng)IO=0時(shí)關(guān)閉20 uA的補(bǔ)償電流輸出(缺省方式)，否則輸出2

18、0 uA的補(bǔ)償電流。</p><p>　　BO位為Burn Out電流輸出位，其含義與IO位相同。</p><p>　　B/U位為輸入信號(hào)極性控制位，當(dāng)輸入信號(hào)為雙極性信號(hào)時(shí)設(shè)置B／U位為0(缺省方式)，當(dāng)輸入信號(hào)為單極性信號(hào)時(shí)設(shè)置B／U位為1。</p><p>　　FS11—FS0位為濾波參數(shù)位。將12位數(shù)據(jù)寫進(jìn)FS11－FS0 中，可確定截止頻率的大小，濾波器的

19、第一陷波頻率的位置和芯片的數(shù)據(jù)傳送速率。如果考慮到它可確定增益大小，它還可以確定芯片的輸出噪聲（還有有用分辨率）。濾波器的第一陷波頻率可用如下等式求得：濾波器的第一陷波頻率＝（FCLK IN /512）/code（這里的code 指的是與FS0－FS11 相等的十進(jìn)制數(shù)，范圍時(shí)19－2000）。由于額定的fCLK IN等于10MHZ，因此濾波器的第一陷波頻率的范圍是9.76HZ－1.028kHZ。為了確保AD7710能正常運(yùn)行，輸入給F

20、S0－FS11 的二進(jìn)制數(shù)必須在規(guī)定的范圍之內(nèi)。</p><p>　　4．3、AD7710時(shí)序介紹</p><p>　　AD7710提供兩種時(shí)鐘模式。一種為自時(shí)鐘模式，另外一種為外時(shí)鐘模式。在本數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中，我們采用的是外時(shí)鐘模式，故在此省略了自時(shí)鐘模式時(shí)序介紹。下面重點(diǎn)介紹外時(shí)鐘模式介紹。</p><p>　　從 MODE 腳輸入低電平，AD7710將進(jìn)入外

21、部時(shí)鐘模式。在這一模式中，AD7710 的SCLK成為輸入端，外部時(shí)鐘通過串連SCLK 腳向芯片提供時(shí)鐘。在外部時(shí)鐘模式下，可以進(jìn)行同步數(shù)據(jù)傳送（可用于微處理器如：80C51、87C51、68HC11、68HC05 和數(shù)字信號(hào)處理器）。</p><p>　　4．4．1、AD7710讀操作</p><p>　　AD7710可以對(duì)輸出寄存器、控制寄存器和校準(zhǔn)寄存器進(jìn)行讀操作。讀操作時(shí)序如下：&

22、lt;/p><p>　　圖2 AD7710一次讀操作讀取所有數(shù)據(jù)的時(shí)序圖</p><p>　　在讀操作時(shí)，A0 必須一直有效。當(dāng)A0＝1，將對(duì)輸出寄存器或校準(zhǔn)寄存器進(jìn)行讀操作，當(dāng)A0＝0，將對(duì)控制寄存器中進(jìn)行讀操作。（/DRDY）的作用取決于芯片輸出數(shù)據(jù)的更新速率和輸出寄存器輸出數(shù)據(jù)的速率。當(dāng)在輸出寄存器中的數(shù)據(jù)可獲得時(shí)，（/DRDY）變成低電平。當(dāng)數(shù)據(jù)(24 位或16 位)全部讀出時(shí)，（/

23、DRDY）復(fù)位成高電平。如果數(shù)據(jù)沒有完全讀出，（非DRDY）將一直保持低電平。此時(shí)輸出寄存器將以輸出數(shù)據(jù)的速率更新數(shù)據(jù)，但是（/DRDY）不會(huì)輸出確認(rèn)信號(hào)。在這種情況下，讀出的數(shù)據(jù)將是輸出寄存器中的最新數(shù)據(jù)。如果新的數(shù)據(jù)已經(jīng)到齊，并且希望能保存在輸出寄存器，而此時(shí)的輸出寄存器沒有將數(shù)據(jù)輸出完畢，（/DRDY）將不會(huì)輸出確認(rèn)信號(hào)，這些數(shù)據(jù)將會(huì)丟失。在對(duì)控制寄存器和校準(zhǔn)寄存器進(jìn)行讀操作時(shí)（/DRDY）不會(huì)受到影響。當(dāng)（/DRDY）為低電平時(shí)

24、，只能從輸出寄存器讀取數(shù)據(jù)。如果在（/DRDY）為高電平時(shí)（/RFS）變成低電平，數(shù)據(jù)無法傳送。在對(duì)控制寄存器和校準(zhǔn)寄存器進(jìn)行讀操作時(shí)，（非DRDY）不會(huì)施加任何影響。</p><p>　　對(duì)控制寄存器和校準(zhǔn)寄存器進(jìn)行讀操作是一樣的，只是在這時(shí)候（/DRDY）將不起任何作用。在對(duì)控制寄存器和校準(zhǔn)寄存器進(jìn)行讀操作時(shí)，受輸出數(shù)據(jù)更新速率影響，（/DRDY）可在任何階段變成低電平，這對(duì)控制寄存器和校準(zhǔn)寄存器的讀操作周期

25、不會(huì)有任何影響。在對(duì)控制寄存器和校準(zhǔn)寄存器進(jìn)行讀操作時(shí)，必須同時(shí)輸出24 位數(shù)據(jù)。</p><p>　　4．4．2、AD7710寫操作</p><p>　　AD7710可以對(duì)控制寄存器和校準(zhǔn)寄存器進(jìn)行寫操作。讀操作時(shí)序如下：</p><p>　　圖3 AD7710一次寫操作的時(shí)序圖</p><p>　　在寫操作過程中，不會(huì)對(duì)（/DRDY）有

26、任何影響，同樣，（/DRDY）也不會(huì)影響寫操作。寫操作中，輸入的數(shù)據(jù)必須是24 位的。A0 決定是對(duì)控制寄存器還是對(duì)校準(zhǔn)寄存器進(jìn)行寫操作。在寫操作的過程中，A0 必須一直保持有效。和前面所說得一樣，在進(jìn)行讀操作和寫操作時(shí)，串行時(shí)鐘線必須為低電平。在外部SCLK為高電平時(shí)需要輸入AD7710 的數(shù)據(jù)必須有效。數(shù)據(jù)是從高位到低位傳輸?shù)摹?lt;/p><p>　　五、數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)</p><p>

27、;　　電路主要分為三個(gè)部分：數(shù)據(jù)采樣、數(shù)據(jù)轉(zhuǎn)換、數(shù)據(jù)傳輸。在整個(gè)電路中，系統(tǒng)由8051單片機(jī)進(jìn)行控制。具體框圖如下：</p><p><b>　　控制RS-232</b></p><p><b>　　數(shù)據(jù)</b></p><p><b>　　圖4 電路框圖</b></p><p

28、>　　24位高精度數(shù)據(jù)采集電路由三個(gè)電路組成，將三個(gè)電路的接口連起來即成24位高精度數(shù)據(jù)采集電路圖。該圖用altium designer 6.9軟件畫出來，如下圖所示：</p><p>　　圖5 24位高精度數(shù)據(jù)采集電路圖</p><p><b>　　六、分電路設(shè)計(jì)</b></p><p><b>　　6．1、采樣電路<

29、/b></p><p>　　本電路設(shè)計(jì)采用簡單的采樣電路。其電路如下圖所示：</p><p><b>　　圖6 采樣電路</b></p><p>　　在本電路中，我們從電阻R1上獲取采樣電壓。為了減小后續(xù)電路對(duì)采樣電壓的影響，我們使用了op07運(yùn)算放大器。該運(yùn)算放大器主要有兩個(gè)作用：</p><p>　　A、放大

30、。微弱信號(hào)都要進(jìn)行放大以提高分辨率和降低噪聲，也就是使調(diào)理后信號(hào)的最大電壓值和ADC的最大輸入值相等（當(dāng)然在這里很難做到這一點(diǎn)，主要是使加大ADC的輸入電流），這樣可以提高精度。</p><p>　　B、隔離。從安全的角度把采樣電路和轉(zhuǎn)換電路隔離開，防止采樣電路輸出的瞬時(shí)高壓破換AD轉(zhuǎn)換器。另一個(gè)原因是隔離可使從轉(zhuǎn)換電路等后續(xù)電路對(duì)采樣電路的影響減少。因此隔離可以保證信號(hào)的準(zhǔn)確性。</p><

31、p><b>　　6．2、轉(zhuǎn)換電路</b></p><p>　　8051的串行口采用工作方式0(移位寄存器方式)，TXD產(chǎn)生時(shí)鐘脈沖，經(jīng)過反相作為AD7710的外部時(shí)鐘。AD7710工作在外部時(shí)鐘同步方式。AD7710的／DRDY（數(shù)據(jù)準(zhǔn)備好）與8051的P1.2相連。具體的電路如下所示：</p><p><b>　　圖7 轉(zhuǎn)換電路</b>

32、</p><p>　　AD7710中數(shù)據(jù)寄存器控制寄存器、校驗(yàn)寄存器中數(shù)據(jù)的讀寫必須按一定的時(shí)序關(guān)系進(jìn)行。讀數(shù)據(jù)操作中，8051不斷的查詢／DRDY線，串行緩沖器連續(xù)讀三次，這樣可以把24位的數(shù)據(jù)讀人8051的8位串行寄存器。另外，AD7710輸出的數(shù)據(jù)高位在前，而8051串行日首先瀆入的是低位，所以在程序中要做一次高低位的轉(zhuǎn)換。</p><p>　　存器中數(shù)據(jù)的寫人操作由A0、 /TFS

33、 控制，在數(shù)據(jù)的讀取周期內(nèi)，/TFS低有效，A0為高，表示向控制寄存器寫人數(shù)據(jù)。A0為低，表示向校驗(yàn)寄存器寫人數(shù)據(jù)SDATA為在數(shù)據(jù)時(shí)鐘SCLK下寫入串行數(shù)據(jù)。具體讀取和寫入數(shù)據(jù)流程圖如下所示：</p><p>　　圖8 AD7710讀取和寫入數(shù)據(jù)流程圖</p><p><b>　　6．3、數(shù)據(jù)傳輸</b></p><p>　　要將單片機(jī)中獲

34、取的數(shù)據(jù)串口傳輸給PC機(jī)，即PC機(jī)需要和單片機(jī)進(jìn)行串行通信，這就要求通信雙方都采用一個(gè)標(biāo)準(zhǔn)接口，使不同的設(shè)備可以方便地連接起來進(jìn)行通信。</p><p>　　由于PC機(jī)幾乎都具有RS-232C接口，因此單片機(jī)通過RS-232C口與PC機(jī)通信十分方便。在本設(shè)計(jì)中即采用這種方式進(jìn)行通信。然而單片機(jī)并沒有RS-232C電氣接口，要進(jìn)行通信，必需要進(jìn)行接口擴(kuò)展。單片機(jī)的串行通信連接圖如下所示：</p>&l

35、t;p>　　圖9 單片機(jī)的串行通信連接圖</p><p>　　上位機(jī)（即PC機(jī)）發(fā)出的信號(hào)從J1的2口R1 IN 送到MAX232的13腳，經(jīng)MAX232轉(zhuǎn)換電平后，從MAX232的12腳R1 OUT 送出，送到單片機(jī)的RXD腳。</p><p>　　單片機(jī)發(fā)出的信號(hào)從TXD腳發(fā)出，送入MAX232的11腳T1 IN ，經(jīng)處理后從MAX232的14腳T1 OUT送出，送達(dá)J3的3腳

36、T1 OUT。</p><p>　　至此，單片機(jī)和PC機(jī)的通信鏈路建立完成。</p><p>　　七、設(shè)計(jì)中遇到的問題即解決辦法</p><p><b>　　7．1、問題重述</b></p><p>　　本設(shè)計(jì)中遇到一個(gè)最大的問題就是在兩個(gè)電路中都用到了單片機(jī)的TXD和RXD管腳。如在轉(zhuǎn)換電路中，RXD連接AD7710的

37、SDADT（即21管腳），TXD經(jīng)反相器后連接連接AD7710的A0（即3管腳）。具體如下圖所示：</p><p>　　圖10 轉(zhuǎn)換電路中RXD、TXD的使用</p><p>　　而在數(shù)據(jù)傳輸電路中， PC機(jī)發(fā)出的信號(hào)從J1的2口R1 IN 送到MAX232的13腳，經(jīng)MAX232轉(zhuǎn)換電平后，從MAX232的12腳R1 OUT 送出，送到單片機(jī)的RXD腳。單片機(jī)發(fā)出的信號(hào)從TXD腳發(fā)出，

38、送入MAX232的11腳T1 IN ，經(jīng)處理后從MAX232的14腳T1 OUT送出，送達(dá)J3的3腳T1 OUT。具體如下圖所示：</p><p>　　圖11 傳輸電路中RXD、TXD的使用</p><p>　　在這兩個(gè)電路中，都用到了單片機(jī)的RXD、TXD，而我們知道在任意時(shí)刻，RXD、TXD管腳只能控制一個(gè)電路，否則將出現(xiàn)時(shí)序混亂以致功能混亂，因此我們需要想辦法使RXD、TXD在任意

39、時(shí)刻連接一個(gè)電路。</p><p><b>　　7．1、問題解決</b></p><p>　　為了使RXD、TXD在任意時(shí)刻連接一個(gè)電路（即連接一片芯片），我們想到了采用片選的方法。當(dāng)單片機(jī)要控制AD7710的時(shí)候，我們就片選AD7710，使MAX232處于不工作狀態(tài)。當(dāng)單片機(jī)要控制MAX232的時(shí)候，我們就片選MAX232，使AD7710處于不工作狀態(tài)。</p

40、><p>　　于是我想到了一個(gè)片選辦法，使用二選一。我網(wǎng)上我查得可以選用74LS157可以滿足這個(gè)要求。但是細(xì)想一下，二選一是從兩個(gè)里面選擇一個(gè)。即從轉(zhuǎn)換電路和傳輸電路中選擇一路輸入到單片機(jī)，而事實(shí)上并不完全是這樣的。我們是通過單片機(jī)與兩個(gè)電路相互通信。二選一只有單方面通信的功能，因此并不能很好的處理這個(gè)問題。這是我想到以前數(shù)電里面學(xué)到過多路開關(guān)。于是通過網(wǎng)上查詢得到CD4053（三2通道數(shù)字控制模擬開關(guān)）有這個(gè)功能

41、。因此在原電路中添加一個(gè)CD4053芯片就可以解決問題了。CD4053的具體連接如下圖所示：</p><p>　　圖12 CD4053的電路連接</p><p><b>　　八、課程設(shè)計(jì)感想</b></p><p>　　此次實(shí)驗(yàn)，我深入的學(xué)習(xí)了QuartusⅡ軟件設(shè)計(jì)并仿真。在編寫程序中，我對(duì)VHDL語言的語法等結(jié)構(gòu)有了更深的了解。</

42、p><p>　　在本次實(shí)驗(yàn)中出現(xiàn)了一些問題，這些問題來源都是由于我們?cè)谝婚_始沒有注意細(xì)節(jié)，比如沒有仔細(xì)的去研究核心板上的管腳排布，使得我們剛開始對(duì)EP1C12Q240C8所存錯(cuò)誤，雖然這個(gè)管腳是可以變化的，但就是由于剛開始沒有注意，使得后來又花了一些時(shí)間在更改管腳上面。其次是電路圖中電阻使用錯(cuò)了，三級(jí)管射極加的電壓不對(duì)，這些小的問題使得我們的實(shí)驗(yàn)并沒有出現(xiàn)預(yù)期的效果。此次由于前面有過設(shè)計(jì)電壓表的經(jīng)驗(yàn)，軟件方面并沒有出