半導(dǎo)體可靠性分析

1、1,IC元件與製程之可靠度分析,一、可靠度分析 (Reliability Analysis)二、影響元件之可靠度的主要因素1. 熱載子效應(yīng) (Hot-Carrier Effect)2.電子遷移效應(yīng) (Electromigration)3. 氧化矽膜之可靠度量測(cè) (Silicon-Oxide Film)4. 元件縮小時(shí)之可靠度問(wèn)題 (Device Scaling)5. CMOS門(mén)閂閉鎖現(xiàn)象 (COMS La

2、tch-up)6. 封裝技術(shù)之可靠度 (Package Technology)三、故障之機(jī)率分析函數(shù) 四、可靠度測(cè)試方法 五、加速測(cè)試因子與取樣數(shù),2,可靠度分析 (Reliability Analysis),可靠度分析：藉著研究元件的物理機(jī)制，並利用數(shù)學(xué)統(tǒng)計(jì)之分析技巧，以進(jìn)行元件評(píng)估改善之工作，期能完整地預(yù)測(cè)出元件之生命週期，再將其分析結(jié)果反應(yīng)在製程上，求得製程參數(shù)的改進(jìn)，如此更可確保元件衰退期的延緩，降低隱藏式之缺陷，

3、而最終目的是提高產(chǎn)品的良率 。,影響元件之可靠度的主要因素：1. 熱載子效應(yīng)2.電子遷移效應(yīng)3. 氧化矽膜之可靠度量測(cè)4. 元件縮小時(shí)之可靠度問(wèn)題 5. CMOS門(mén)閂閉鎖現(xiàn)象6. 封裝技術(shù)之可靠度,3,熱載子效應(yīng) (Hot-Carrier Effects, HCE),熱載子效應(yīng)係指元件通道電場(chǎng)產(chǎn)生的熱載子所造成元件性能退化影響之效應(yīng)?！笩彷d子」即為帶有能量的載子(包括電子與電洞);當(dāng)載子所具有的能量大於Si-

4、SiO2的能障時(shí)(大約3.l eV對(duì)電子，4.8 eV對(duì)電洞)，就有機(jī)會(huì)越過(guò)Si-SiO2的介面而成閘極電流，此種現(xiàn)象稱(chēng)為熱載子的注入(Injection)。 熱載子注入模型 ：通道熱電子模型(Channel Hot Carrier)基板熱電子模型(Substrate Hot Electron)二次產(chǎn)生熱電子模型(Secondary Generated Hot Electron)汲極累增熱載子(Drain Avalanche

5、Hot Carrier)一般造成元件退化的主要是汲極累增熱載子(DAHC)模型（如右圖說(shuō)明）一般多用基座電流(Isub)作為監(jiān)控指標(biāo)，電流愈大表示DHAC反應(yīng)愈激烈。測(cè)試時(shí)多使用最大基座電流。實(shí)驗(yàn)結(jié)果顯示n-MOS元件退化主要是由閘極氧化膜界面陷阱產(chǎn)生所造成。,,MOS元件因高電場(chǎng)(～200KV/cm)下，通道電子獲得足夠能量而產(chǎn)生撞擊游離化效應(yīng)，此時(shí)大部份的電子是流向汲極，而大部份的電洞則由基板收集，但還有部份因碰撞而轉(zhuǎn)向與電子

6、結(jié)合。電洞在仍有足夠能量過(guò) Si-SiO2，能障情形下，注入閘極氧化膜。,4,電子遷移效應(yīng) (Electromigration, EM),電子遷移現(xiàn)象(Electmigration, EM)一種因?yàn)殡娮恿鞯淖矒羰菇饘僭赢a(chǎn)生移位的效應(yīng)。原子移位後在原處產(chǎn)生空位(Vacancy)，導(dǎo)致金屬連接線的斷線；也可能聚集而產(chǎn)生突丘(Hillock)與突鬚(Whisker)使金屬線問(wèn)的短路。電子遷移之測(cè)試方法 主要係採(cǎi)用定電流的加速方法，而

7、以斷路或短路的發(fā)生為故障發(fā)生時(shí)間。 生命期模型經(jīng)驗(yàn)公式：MTTF＝AJ-nexp Ea/kT。電子遷移的故障機(jī)率分佈是符合Log-normal之分佈函數(shù)。 應(yīng)力遷移(Stress Migration)當(dāng)線寬愈綑時(shí)，不同材料係數(shù)(如熱膨脹係數(shù)，彈性係數(shù))產(chǎn)生的應(yīng)力(Stress)會(huì)使金屬線形成空洞(Void)或原子積聚而產(chǎn)生斷路或短路的故障。,,鋁金屬電子遷移現(xiàn)象之示意圖，V 符號(hào)為空洞(Void)缺陷，而在二個(gè)或者更多晶粒交接

8、處有三交點(diǎn)(Triple Point)，是發(fā)生電子遷移效應(yīng)之位置,5,氧化矽膜之可靠度量測(cè) (1),氧化矽膜主要之功能：電性的絕緣，擴(kuò)散及離子佈值時(shí)之光罩(Mask) ，保護(hù)元件表面。當(dāng)氧化矽膜的絕緣特性不良時(shí)，漏電流過(guò)高時(shí)，即稱(chēng)為故障。任何閘極氧化膜發(fā)生故障時(shí)，都可能導(dǎo)致元件故障而影響到整個(gè)電路的正常運(yùn)作及產(chǎn)品良率。測(cè)試氧化膜生命週期之方法：(1) 介電質(zhì)隨時(shí)間而崩潰(Time-Dependent Dielec

9、tric Breakdown, TDDB)加一固定電壓，記錄氧化矽膜之電流及崩潰時(shí)間，再用數(shù)學(xué)統(tǒng)計(jì)方式來(lái)預(yù)估其生命週期時(shí)間。(2) 崩潰電荷(Breakdown Charge, QBD) 所加的固定電流和測(cè)試時(shí)之崩潰時(shí)間的乘積，即所謂崩潰電荷。QBD的測(cè)試結(jié)果比較不曾因測(cè)試方法的不同而有所差異。,,圖(a)是TDDE之量測(cè)技巧，由固定電壓量測(cè)方式，偵測(cè)出其漏電流及崩潰時(shí)間而得。圖(b)是崩潰電荷QBD之量測(cè)方式，由F-N穿透

10、時(shí)之固定電流，偵測(cè)其崩潰時(shí)間而得 。,6,氧化矽膜之可靠度量測(cè) (2),氧化矽膜崩潰之機(jī)制 ：正電荷(Positive Charge)缺陷在接近氧化矽和矽之界面處(陰極電板處)有一些正電荷之缺陷，導(dǎo)致能帶圖往下降，使得接在陰極處之矽基座內(nèi)電子可注入或穿透氧化矽膜，而造成崩潰。 陷阱(Trap)缺陷 氧化矽膜內(nèi)有介電面缺陷電荷(Interface Trapped Charge)、氧化矽之固定電荷(Oxide Fixed Charg

11、e)、氧化矽缺陷電荷(Oxide Trapped Charge)與移動(dòng)離子電荷(Mobile Ionic Charge) 。缺障愈多，愈容易使電荷過(guò)度集中，導(dǎo)到電場(chǎng)分佈不均勻而造成可靠度之間題。弱污點(diǎn)(Weak spot) 缺陷正電荷被較弱之污點(diǎn)陷阱處所抓住，造成能帶圖往下彎曲，致使電子能更有效穿越能障。這種缺陷大部份是來(lái)自製程上之污染、雜質(zhì)、金屬物與有機(jī)物之殘留、製程上所衍生之破壞。,,(a)是氧化矽膜崩潰之機(jī)制(b)則是正電

12、荷缺陷產(chǎn)生時(shí)，能帶圖之變化情形,7,氧化矽膜之可靠度量測(cè) (3),氧化矽膜之故障模式以I-V曲線之崩潰電場(chǎng)大小來(lái)區(qū)分A型式----針孔(Pin-hole)模式崩潰電場(chǎng)通常是小於2MV/cm，此類(lèi)之氧化膜會(huì)造成產(chǎn)品良率的損大，可在產(chǎn)品預(yù)燒檢測(cè)時(shí)被偵測(cè)出來(lái) 。B型式----異質(zhì)性崩潰(Extrinsic Breakdown)崩潰電場(chǎng)大於2MV/cm，小於8MV/cm。此模式類(lèi)之崩潰常和外面因子有關(guān)，模式B之薄膜隱藏著隨時(shí)都會(huì)

13、故障之危機(jī)，故又稱(chēng)為隱藏式之缺陷。B模式之薄膜是採(cǎi)用較大面積之量測(cè)。C型式----本質(zhì)性崩潰(Intrinsic Breakdown)崩潰電場(chǎng)在8MV/cm條件以上此類(lèi)之崩潰行為是材料本身特性所限制住，此型之氧化矽膜，不太容易發(fā)生可靠度之問(wèn)題 。C模式之薄膜則用較小之測(cè)試面積 。,,崩潰模式之定義:A型式為小於2MV/cm;B型式則為小於 8MV/cm大於 2MV/cmC型式為大於8MV/cm,8,氧化矽膜之可靠度量測(cè)

14、 (4),電場(chǎng)強(qiáng)度(Eox)測(cè)試量測(cè)氧化矽膜的絕緣特性。一般以加上斜波電壓(ramp voltage)後量測(cè)電流之方式進(jìn)行。當(dāng)造成電流突增時(shí)之電場(chǎng)，即為崩潰電場(chǎng)。斜坡電壓和電流之測(cè)試方法 ：QBD量測(cè)是氧化矽膜品質(zhì)之重要指標(biāo)。QBD測(cè)試除了用定電流之測(cè)試方式，也需要用斜電起和斜波電流來(lái)測(cè)試，來(lái)加強(qiáng)可靠度之測(cè)試結(jié)果。由於斜波電壓是由小到大，故可以兼顧測(cè)試時(shí)間與體質(zhì)比較弱之氧化膜之特性(如B形式之氧化膜元件)，使之完全反應(yīng)在可靠

15、度之失效元件分佈圖上。,,斜波電壓與時(shí)間之關(guān)係圖。其中斜波增加率為小於101/2倍/秒，以15%電壓突增為比較理想。,9,元件縮小(Device Scaling)之可靠度問(wèn)題,縮小因素(Scaling Factor) k：如元件尺寸有20%之縮小比例時(shí)，k之定義為 1.20。熱載子現(xiàn)象之元件縮小效應(yīng): 由基座電流 (Isub) 決定△τ~,電子遷移效應(yīng)之元件縮小現(xiàn)象由汲極電流決定MTF ~ k-6應(yīng)力遷移現(xiàn)象之元件

16、尺寸縮小效應(yīng): △τ ~ k-3氧化矽厚度變薄之可靠度問(wèn)題: τ(縮小)/τ(未縮小)= exp [-? (k-1),10,CMOS門(mén)閂閉鎖(Latch-up)現(xiàn)象,閉鎖現(xiàn)象(latch-Up)CMOS元件中，由於寄生之p-n-p-n四層電晶體所產(chǎn)生類(lèi)似閘流體之矽控整流器之閉鎖效應(yīng)。閉鎖現(xiàn)象發(fā)生之可能因子：(1)當(dāng)外來(lái)雜訊或者額外之外部電壓加在輸出瑞或輸入端，就可能造成CMOS元件之閉鎖；這是最常發(fā)生CMOS元件閉鎖之主要

17、原因。(2)當(dāng)外部輻射線及高能量電子之撞擊離子現(xiàn)南發(fā)生，產(chǎn)生不正常的電流通過(guò)矽塊材基座內(nèi)，也曾有閉鎖現(xiàn)象的發(fā)生(3)或外加電源供應(yīng)器之電壓瞬間變化，造成電流遷移至基座塊材料(4)當(dāng)p井內(nèi)之基座塊材之接面崩潰造成大量的電流及偏壓。防止CMOS元件閉鎖之方法：護(hù)環(huán)式p- on p++之磊晶片修改製程參數(shù),,CMOS電晶體中之閉鎖問(wèn)題其中塊材有p-n-p (Q1)電晶體，p 井內(nèi)有n-p-n (Q2) 電晶體，彼此連接成pnp

18、n 寄生閘流體 。,11,封裝技術(shù)(Packaging Technology)之可靠度,封裝技術(shù)之可靠度的影響因素：晶片貼合(Die Bonding)焊接技術(shù)(Wire Bonding) 密封技術(shù)(Sealing)膠封(Encapsulate) 右圖塑膠封裝技術(shù)中，有關(guān)影響元件失效之因素。其中之原裝時(shí)之龜裂現(xiàn)象(Crack)，將導(dǎo)致水氣滲入IC元件中，而用高分子之聚亞醯胺(Polyimide)，因分子很大，可吸入α輻射，使其

19、影響度降至最低。銲接時(shí)材料，銲墊表面之污染、錫膏量，錫球之平整度、基板及承載體的水平度;以及熔焊時(shí)間等等諸多因素。,,封裝搬術(shù)之可靠度問(wèn)題之示意圖:如封裝技術(shù)材料之龜裂問(wèn)題、晶片龜裂、塑膠複合模子問(wèn)題、晶片之保護(hù)層、球形接點(diǎn)破碎、及脫屑(Delamination)問(wèn)題…等。,12,故障之機(jī)率分析函數(shù),故障之機(jī)率分佈函數(shù)之功用：運(yùn)用故障之機(jī)率分佈函數(shù)及其分析技巧，經(jīng)由適當(dāng)?shù)臏y(cè)試方法驗(yàn)證、量化與反應(yīng)結(jié)製程或元件控制與設(shè)計(jì)上，以進(jìn)行元件

20、評(píng)估改善之工作。 可靠度R(t) 單位時(shí)間內(nèi)，在某特定工作條件下，元件仍然處?kù)墩９ぷ髦畽C(jī)率。累積故障分佈函數(shù)(Cumulation Distribution Function of Failure, CDF) F(t) 在單位時(shí)間內(nèi)產(chǎn)品，累積之總故障機(jī)率F(t)函數(shù)。二者之相對(duì)關(guān)係為 R(t) + F(t) = 1，其中故障機(jī)率密度函數(shù)(Probability Density Function of Failture，

21、PDF) f(t)在某一時(shí)間t時(shí)，產(chǎn)品發(fā)生故障的機(jī)率。,瞬間故障率(Instantaneous Failure Rate ) ?(t)某一特定時(shí)間，產(chǎn)品瞬間故障率，它是PDF故障率和前一段時(shí)間之可靠度之比。當(dāng)可靠度為趨近1時(shí)，瞬間故障率? = f(t) 。單位時(shí)間之故障率(Failure In Time ) FIT1 FIT表示109元件-小時(shí)之倒數(shù)1 FIT = [109元件-小時(shí)]-1當(dāng)瞬間故障率λ為定值時(shí) ，

22、R(t)＝exp(－ ? t)MTTF＝ 1/ ? F(t)＝1-e- ? t因?yàn)楫?dāng)F(t) = ½ 時(shí)，t 則稱(chēng)為lifetime。F(t)＝1-e- ? t = ½t = ln2/ ?,13,故障情形之分類(lèi)與統(tǒng)計(jì)分析,故障情形之分類(lèi)：故障率之浴缸曲線(Bath-Tub Curve)早夭期(Early Failure ) ：操作時(shí)間短便故障。CMOS之閉鎖複象則處?kù)堆u造商之早夭期便會(huì)偵測(cè)出來(lái)

23、。穩(wěn)定期(Useful Life)元件衰退期(Wearout Life) ：操作時(shí)間比較長(zhǎng)者。電子遷移現(xiàn)象和熱載子效應(yīng)，通常在產(chǎn)品使用甚久之衰退期才會(huì)發(fā)生。故障情形之統(tǒng)計(jì)分析 ：指數(shù)型之分佈函數(shù)使用在使用者之穩(wěn)定期Log-normal分佈函數(shù)用在操作時(shí)間很長(zhǎng)之衰退老化期之分析，如電子遷移現(xiàn)象，熱載子效應(yīng)及封裝技術(shù)。Weibull分佈函數(shù)WeIbull分佈大部份用來(lái)預(yù)測(cè)早天期之產(chǎn)品可靠度問(wèn)題。,,14,可靠度測(cè)試方法,可

24、靠度測(cè)試方法：中高溫操作生命測(cè)試 (High Temperature Operating Life，HTOL)可求出氧化矽、塊材矽基座及金屬離子之污染 。低溫操作生命測(cè)試(Low Temperature Operating Life Test, LTOL)可算出熱電子效應(yīng)。 自動(dòng)劈開(kāi)測(cè)試(Autoclave Test, Pressure Cooker) 驗(yàn)正塑膠封裝技術(shù)之可靠度及金屬連線與銲墊的腐蝕問(wèn)題,溫濕度測(cè)試(Tem

25、perature/Humidity with Bias Test )通常加上直流偏壓，而記錄其電性行為之可靠度。溫度週期和熱撞擊(Temperature Cycle and Thermal Shock)可來(lái)預(yù)測(cè)封裝時(shí)之缺陷，如應(yīng)力不平衡，晶粒貼合，焊接線及封裝龜裂等問(wèn)題。 高溫儲(chǔ)存測(cè)試(High Temperature Storage)可來(lái)加速測(cè)試機(jī)械封裝應(yīng)力，構(gòu)裝時(shí)之缺陷及金/鋁之銲接現(xiàn)象,15,加速測(cè)試因子與取樣數(shù),電壓加

26、速因子 (Voltage Acceleration Factor, VAF) :其中η約為1～2,Vfield是正常工作下之電壓，如3.3V或者5V，Vstress是要加速測(cè)試時(shí)所加之電壓。 溫度加速因子 (Temperature Acceleration Factor, TAF) : 其中Ea值約為0.3eV(以氧化矽為例子)，Tfield是正常之操作溫度，而Tstress則是要加速試之特殊溫度。溼度和溫度

27、之加速因子 (Humidity and Temperature Acceleration Factor, HTAF) 其中n值約為2至3，H2和H1分別是溫度T2和T1之濕度，Ea=0.5～0.9(封裝技術(shù)) 。,可透過(guò)各項(xiàng)加速因子，來(lái)決定取樣之樣品數(shù)。舉例說(shuō)明：高溫加速老化之預(yù)燒程序(Burn-in Process) ：Vfield = 3.3V，Vstress = 4.6VTfield = 323K (50℃)，T