基于FPGA+DSP的運(yùn)動控制系統(tǒng)研究.pdf

1、在先進(jìn)制造技術(shù)、柔性制造技術(shù)以及生產(chǎn)自動化技術(shù)快速發(fā)展的推動下，開放架構(gòu)運(yùn)動控制已成為數(shù)控技術(shù)發(fā)展的主要方向，本文結(jié)合FPGA邏輯可重構(gòu)及DSP高速、復(fù)雜計算性能，提出基于FPGA+DSP復(fù)合架構(gòu)的運(yùn)動控制系統(tǒng)方案。
　　首先根據(jù)機(jī)電設(shè)備控制需求，提出了運(yùn)動控制系統(tǒng)的總體方案，對包括核心控制器、伺服電機(jī)驅(qū)動器、人機(jī)界面等在內(nèi)的硬件結(jié)構(gòu)進(jìn)行了闡述;提出了以脈沖選擇模塊為核心，包括正交解碼模塊、加減速模塊、插補(bǔ)模塊等在內(nèi)的軟件及邏輯設(shè)

2、計方案;對運(yùn)動控制系統(tǒng)的多路供電回路、FPGA控制器、DSP控制器和伺服電機(jī)驅(qū)動器接口等進(jìn)行了應(yīng)用電路設(shè)計。
　　繼而針對運(yùn)動控制系統(tǒng)中傳統(tǒng)S曲線加減速算法復(fù)雜、變速點(diǎn)判斷困難等問題，推導(dǎo)了7段S曲線加減速離散采樣的迭代公式，分析了S曲線上各變速點(diǎn)的判斷方法，通過FPGA硬件邏輯單元實現(xiàn)了S曲線加減速過程的高速離散采樣控制。采用HDL硬件描述語言設(shè)計了包括采樣時鐘、速度調(diào)節(jié)、計數(shù)比較和脈沖發(fā)生功能的加減速控制模塊，搭建了運(yùn)動控制加

3、減速實驗平臺，從伺服電機(jī)編碼器反饋的實測數(shù)據(jù)表明，電機(jī)運(yùn)行速度調(diào)節(jié)過程連續(xù)、平滑，加減速時間短、沖擊小。
　　同時針對多軸聯(lián)動控制的直線插補(bǔ)及圓弧插補(bǔ)過程，對比研究了逐點(diǎn)比較法和最小偏差法韻技術(shù)特征。在此基礎(chǔ)上提出了采用可配置電子齒輪箱和凸輪箱的插補(bǔ)方案，并建立了直線插補(bǔ)和圓弧插補(bǔ)的算法模型。采用VHDL硬件描述語言設(shè)計了直線插補(bǔ)電子齒輪箱模塊和圓弧插補(bǔ)電子凸輪箱模塊，搭建了運(yùn)動控制多軸聯(lián)動插補(bǔ)實驗平臺，從伺服電機(jī)編碼器反饋的實測

4、數(shù)據(jù)表明，在5000個脈沖當(dāng)量的直線插補(bǔ)路徑上，伺服電機(jī)實際運(yùn)行最大偏差為4.2個脈沖當(dāng)量，約為總行程的0.084％;在半徑為15000個脈沖當(dāng)量的圓弧插補(bǔ)路徑上，伺服電機(jī)實際運(yùn)行最大偏差為13.1873個脈沖當(dāng)量，約為半徑的0.088％。
　　上述研究表明所提出的開放式運(yùn)動控制系統(tǒng)，其采用的FPGA+DSP的復(fù)合架構(gòu)方案具有邏輯處理能力強(qiáng)，軟件運(yùn)動控制指令簡單的特點(diǎn);并且在實現(xiàn)4軸運(yùn)動復(fù)雜加減速控制和插補(bǔ)聯(lián)動控制后，系統(tǒng)的邏輯資