計算機組成原理復(fù)習(xí)題

1、1第二章設(shè)ｘ＝20100.11011011ｙ＝2100(－0.10101100)求ｘ＋ｙ。[解:]為了便于直觀理解假設(shè)兩數(shù)均以補碼表示階碼采用雙符號位尾數(shù)采用單符號位則它們的浮點表示分別為[ｘ]?。?00100.11011011[ｙ]浮＝001001.01010100求階差并對階△E＝Eｘ－Eｙ＝[Eｘ]補＋[－Eｙ]補＝00010＋11100＝11110即△E為－2ｘ的階碼小應(yīng)使Mｘ右移兩位Eｘ加2[ｘ]?。?01000.001101

2、10(11)其中(11)表示Mｘ右移2位后移出的最低兩位數(shù)。尾數(shù)求和0.00110110(11)＋1.01010100────────────────1.10001010(11)規(guī)格化處理尾數(shù)運算結(jié)果的符號位與最高數(shù)值位同值應(yīng)執(zhí)行左規(guī)處理結(jié)果為1.00010101(10)階碼為00011。舍入處理采用0舍1入法處理則有1.00010101＋1────────────────1.00010110判溢出階碼符號位為00不溢出故得最終結(jié)果為ｘ

3、＋ｙ＝2011(－0.11101010)第三章存儲器1、課本作業(yè)：P101：3，4題2.、已知cache主存系統(tǒng)效率為85%，平均訪問時間為60ns，cache比主存快4倍，求主存儲器周期是多少？cache命中率是多少？解：因為：ta=tce所以：tc=tae=600.85=510ns(cache存取周期)tm=tcr=5104=204ns(主存存取周期)因為：e=1[r(1–r)H]所以：H=2.42.55=0.943、SRAM芯片有

4、17位地址線和4位數(shù)據(jù)線。用這種芯片位32位字長的處理器構(gòu)成1M32位的存儲器，并采用模塊板結(jié)構(gòu)。問（1）若每個模塊板為256K32位，需要幾3解：（1）各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路：ALU1圖B6.4（2）此指令為RS型指令，一個操作數(shù)在R1中，另一個操作數(shù)在R2為地址的內(nèi)存單元中，相加結(jié)果放在R1中。送當(dāng)前指令地址到MAR取當(dāng)前指令到IR，PC1，為取下條指令做好準(zhǔn)備①②③④圖B6.5(說明)：①：取R1操作數(shù)→C暫存器。②：送

5、地址到MAR。③：取出內(nèi)存單元中的操作數(shù)→D暫存器。④：相加后將和數(shù)→R1。2、CPU結(jié)構(gòu)如圖B9.1所示，其中有一個累加寄存器AC，一個狀態(tài)條件寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明圖中四個寄存器的名稱。（2）簡述指令從主存取到控制器的數(shù)據(jù)通路。（3）簡述數(shù)據(jù)在運算器和主存之間進行存取訪問的數(shù)據(jù)通路。移位器DCPCIRR3R2R1R0MARMMDR（PC）→MARM→MDR→IR，（PC）1（R1）→C